已知某組合電路的輸出波形如圖所示,試用最少的或非門實現(xiàn)之。
下圖是一個多功能邏輯運算電路,圖中S3,S2,S1,S0為控制輸入端。試列表說明電路在S3,S2,S1,S0的各種取值組合下F與A,B的邏輯關(guān)系。