計(jì)算下列逐位進(jìn)位加法器的延遲,并指出如何減小加法器的延遲。
根據(jù)下列電路圖寫(xiě)出SUM和C0的邏輯關(guān)系式,并根據(jù)輸入波形畫(huà)出其SUM和C0的輸出波形。
根據(jù)多路開(kāi)關(guān)真值表畫(huà)出其傳輸門(mén)結(jié)構(gòu)的CMOS電路圖。