VHDL描述的半加器
已知輸入信號(hào)A和B的波形如圖(a)所示,試畫(huà)出圖(b)、( c)中兩個(gè)觸發(fā)器Q端的輸出波形,設(shè)觸發(fā)器初態(tài)為
根據(jù)給定輸入波形和電路圖,可畫(huà)出兩個(gè)觸發(fā)器Q端的輸出波形QD、QT如圖所示。
(1)根據(jù)題意可列出真值表。