問答題

【簡答題】用VHDL/VeilogHDL語言開發(fā)可編程邏輯電路的完整流程。

答案： 文本編輯→功能仿真→邏輯綜合→布局布線→時序仿真。
題目列表

你可能感興趣的試題

問答題

【簡答題】硬件描述語言的突出優(yōu)點(diǎn)是什么？
答案： 語言與工藝的無關(guān)性語言的公開可利用性，便于實(shí)現(xiàn)大規(guī)模系統(tǒng)的設(shè)計
具有很強(qiáng)邏輯描述和仿真功能，而且輸入效率高，在...
問答題

【簡答題】WHEN_ELSE條件信號賦值語句和IF_ELSE順序語句的異同？
答案： WHEN_ELSE條件信號賦值語句中無標(biāo)點(diǎn)，只有最后有分號必須成對出現(xiàn)是并行語句，必須放在結(jié)構(gòu)體中。
IF_E...
微信掃碼免費(fèi)搜題