編寫一個(gè)2輸入與門的VHDL程序,請(qǐng)寫出庫(kù)、程序包、實(shí)體、構(gòu)造體相關(guān)語(yǔ)句,將端口定義為標(biāo)準(zhǔn)邏輯型數(shù)據(jù)結(jié)構(gòu)
下面是三人表決器的VHDL描述,分析其實(shí)現(xiàn)機(jī)制,并說(shuō)明三個(gè)不同的結(jié)構(gòu)體分別用 了什么描述方法。