采用脈沖觸發(fā)的主從J-K觸發(fā)器和容量為16×8的PROM組成時序邏輯電路,如圖1所示。 (1) 求電路的驅(qū)動方程、狀態(tài)方程,繪制狀態(tài)轉(zhuǎn)換圖; (2) 設(Q3Q2Q1Q0)=(0000)為狀態(tài)S0,經(jīng)過狀態(tài)S1, S2, … , Sn-1,循環(huán)回到S0;通過Y3Y2Y1Y0 對應輸出各狀態(tài)序號的自然二進制編碼,如圖2所示;請在圖1中用PROM實現(xiàn)該并行輸出功能。
采用上升沿觸發(fā)的D觸發(fā)器設計一種進制可控的同步加法計數(shù)器,按照自然二進制編碼進行加法計數(shù);當輸入A=0時,為七進制計數(shù)器;當A=1時,為五進制計數(shù)器;要求具有自啟動功能。 (1) 分析設計要求,繪出狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表; (2) 求出最簡的驅(qū)動方程; (3) 進行自啟動檢查;如果必要,對設計進行修正,使之能夠自啟動; (4) 繪制設計的電路圖。
使用4位同步二進制計數(shù)器74161(如圖所示),設計一個13進制的計數(shù)器;要求計數(shù)器必須包括狀態(tài)0000和1111,并且利用原芯片的進位端C作為13進制計數(shù)器的進位輸出,可以附加必要的門電路。74161的功能表如表所示。